[IS-P-5] プログラマブル・アナログデジタル変換器, 特願2002-367136, 平成14年12月18日, 岩田穆、山口圭治

[IS-P-6] プログラマブルA/D変換器, 特願2001-309280,平成13年10月4日, 岩田穆、山口圭治、森江隆，永田真

[IS-P-7] 画像情報処理装置, 特願2002-13464, 今村俊文、岩田穆、森江隆

[IS-P-8] 半導体装置，特願2003-117826，平成15年4月23日, 吉川公麿、岩田穆、角南英夫、マタウシュ ハンス ユルゲン、横山新、芝原健太郎、中島安理、小出哲士、エービーエムハルンウルラシッド、渡邊慎治

[IS-P-9] アナログディジタル変換回路,特願2004- 2449, 平成16年1月7日, 吉田毅、岩田穆、佐々木守、赤木美穂

[IS-P-10] 画像処理装置，特願2004-022317, 平成16年1月28日, 亀田成司、岩田穆、佐々木守、吉川公麿

[IS-P-11] データ転送回路, 特願2005-061703, 平成17年3.月7日, 岩田穆、今村俊文、村坂佳隆

[IS-P-12] 半導体装置, 特願2004-10053, 平成16年1月19日, 佐々木守、岩田穆、有薗 大介、出願人：岩田穆

[IS-P-13] 信号伝達装置および信号伝達方法, 特願2005-147216, 平成17年5月19日, 佐々木守、岩田穆、有薗大介、出願人：国立大学法人広島大学

[IS-P-14] 信号伝達方法, 特願2005-147227, 平成17年5月19日, 佐々木守、岩田穆、有薗大介、出願人：国立大学法人広島大学

[IS-P-15] 半導体記憶装置, 特願2005-152077, 平成17年5月27日, 池田博明、佐々木守、岩田穆、出願人：エルピーダメモリ株式会社、国立大学法人広島大学

[IS-P-16] アナログディジタル変換回路, 特願2004-342508,平成16年11月26日, 吉田毅、岩田穆、佐々木守、赤木美穂、後藤邦彦

[IS-P-17] AB級CMOS出力回路，特願2004-342421, 平成16年11月26日, 吉田毅、岩田穆、佐々木守、後藤邦彦

[IS-P-18] チョッパ増幅回路，特願2005-093683, 平成17年3月29日, 吉田毅、岩田穆、佐々木守、真下隆行、升井義博、中塚淳二 国際特許

[IS-P-19] Analog to digital converter circuit of successive approximation type operating at low voltage, 出願US11/029492, 平成17年1月6日, Takeshi Yoshida, Atsushi Iwata, Mamoru Sasaki, Miho Akagi, Kunihiro Goto.

[IS-P-20] Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current,出願US11/287469, 平成17年11月28日, Takeshi Yoshida, Atsushi Iwata, Mamoru Sasaki, Kunihiro Goto.


特許リスト （マタウシュ，小出グループ）

[MK-P-1]自己調整型ウィンナ・ラインアップ増幅器 ,特願2002-159436, マタウシュハンスユルゲン、小出哲士、USA Patent Application No.10/445,033, 平成15年6月4日, EPC Patent Application No.03011724.6, 平成15年6月4日, KOR Patent Application No.2003-34611,平成15年6月5日, TWN Patent Application No.92114262,平成15年6月5日. \ul Patents Obtained: \ulnone\strike0 JP3742878 Japan/25.11.2005;TW204285 Taiwan/8.10.2004; US6853251 USA/8.2.2005; K0504294 Korea/20.7.2005

[MK-P-2] H.J. Mattausch and T. Koide, “Pattern matching and pattern recognition system, associative memory apparatus, and pattern matching pattern recognition processing method ”, JPN Patent Application No.2002-165759,平成14年5月31日, USA Patent Application No.10/453,636,平成15年5月27日, EPC Patent Application No.03012722.9,平成15年5月27日, KOR Patent Application No.2003-36263,平成15年5月27日, TWN Patent Application No.92115261,平成15年5月27日. \ul Patents Obtained: \ulnone\strike0 TW204285 Taiwan/1.4.2005

[MK-P-3]最小マンハッタン距離検索連想メモリ装置, 特願2004-17429, 平成16年1月26日, 小出哲士、マタウシュハンスユルゲン、矢野祐二, USA, Patent Application,平成16年5月31日, EPC Patent Application,平成16年5月31日, KOR Patent Application,平成16年5月31日, TWN Patent Application,平成16年5月31日

[MK-P-4]参照データ認識・学習方法及びパターン認識システム , 特願2003-434596 ,平成15年12月26日, マタウシュハンスユルゲン、小出哲士、溝上政弘, USA Patent Application No.TBD. 平成16年6月15日, EPC Patent Application No. TBD.平成16年6月15日, KOR Patent Application No. TBD.平成16年6月15日, TWN Patent Application No. TBD.平成16年6月15日

[MK-P-5]参照データ最適化学習方法とパターン認識システム, 特願2004-53433, 平成16年2月27日, マタウシュハンスユルゲン、小出哲士、白川佳則

[MK-P-6] T. Hironaka, H.-J. Mattausch and T. Koide, T. Hirakawa, K. Johguchi, “ Multi-port integrated cache ”, Japanese Patent Application 2002-320037,平成14年11月11日, USA Patent Application TBD,平成15年10月6日

[MK-P-7] H. J. Mattausch, T. Koide, T. Hironaka, H. Uchida, K. Johguchi, Z. Zhu, “ Memory with Synchronous Bank Architecture ”, Japanese Patent Application 2003-167989,平成15年6月12日, USA Patent Application No. 10/787240,平成16年2月27日

[MK-P-8] H. J. Mattausch, T. Koide, T. Hironaka, T. Inoue, “ Interconnection Network and thereon based multi-port memory ”, Japanese Patent Application 2005-076253,平成17年3月17日

[MK-P-9] T. Koide, H. J. Mattausch, T. Kumaki, Y. Kuroda, H. Noda, K. Dosaka, K. Arimoto, K. Saito, “Encoding device”, Japanese Patent Application 2005-146211,平成17年5月19日

[MK-P-10] H. J. Mattausch, T. Koide, Md. A. Abedin, “Associative Memory for minimum Euclidean Distance Search”, Japanese Patent Application TBD,平成17年9月9日

[MK-P-11] T. Koide, H.-J. Mattausch, T. Morimoto, and Y. Harada, “Image segmentation method, image segmentation apparatus, image processing method, and image processing apparatus”, JPN Patent Application No. 2002 152491,平成14年5月27日, USA Patent Application No.10/445,247,平成15年5月26日, EPC Patent Application No.03011840.0,平成15年5月26日, KOR Patent Application No.2003-33324,平成15年5月26日, TWN Patent Application No.92114142,平成15年5月26日

[MK-P-12] T. Koide, H.-J. Mattausch, T. Morimoto, and Y. Harada, “Image segmentation apparatus, image segmentation method, and image segmentation integrated circuit”, JPN Patent Application No. 2003-322163,平成15年9月12日, USA Patent Application No. TBD,平成16年5月31日, EPC Patent Application No. TBD,平成16年5月31日, KOR Patent Application No. TBD,平成16年5月31日, TWN Patent Application No. TBD,平成16年5月31日

[MK-P-13] T. Koide, H.-J. Mattausch, T. Morimoto, Y. Harada, O. Kiriyama, H. Adachi, “Image processing apparatus, image processing integrated circuit, image processing method, image processing program, and computer readable object extraction”, JPN Patent Application No. 2003-256184,平成16年9月2日

[MK-P-14] T. Koide, H.-J. Mattausch, T. Morimoto, Y. Harada, H. Adachi, “Image processing apparatus”, JPN Patent Application No. TBD,平成17年9月9日


特許リスト （マタウシュ，小出グループ）

[MK-P-1] H.J. Mattausch and T. Koide, Self-adjusting winner lineup amplifier, JPN Patent Application No.2002-159436 (2002.06.06), USA Patent Application No.10/445,033 (2003.06.04), EPC Patent Application No.03011724.6 (2003.06.04), KOR Patent Application No.2003-34611 (2003.06.05), TWN Patent Application No.92114262 (2003.06.05). \ul Patents Obtained: \ulnone\strike0 JP3742878 Japan/25.11.2005;TW204285 Taiwan/8.10.2004; US6853251 USA/8.2.2005; K0504294 Korea/20.7.2005

[MK-P-2] H.J. Mattausch and T. Koide, "Pattern matching and pattern recognition system, associative memory apparatus, and pattern matching pattern recognition processing method ", JPN Patent Application No.2002-165759 (2002.05.31), USA Patent Application No.10/453,636 (2003.05.27), EPC Patent Application No.03012722.9 (2003.05.27), KOR Patent Application No.2003-36263 (2003.05.27), TWN Patent Application No.92115261 (2003.05.27). \ul Patents Obtained: \ulnone\strike0 TW204285 Taiwan/1.4.2005

[MK-P-3] H.J. Mattausch and T. Koide, "Associative Memory Apparatus for searching data in which Manhattan Distance is Minimum", JPN Patent Application No. 2004-017429 (2004.01.26), USA, Patent Application (2004.05.31), EPC Patent Application (2004.05.31), KOR Patent Application (2004.05.31), TWN Patent Application (2004.05.31).

[MK-P-4] H.J. Mattausch, T. Koide, M. Mizokami, "Recognition and Learning Method of Reference Data and Pattern Recognition System", Japanese Patent Application 2003-434596 (2003.12.26), USA Patent Application No. TBD. (2004. 6. 15), EPC Patent Application No. TBD. (2004. 6. 15), KOR Patent Application No. TBD. (2004.6. 15), TWN Patent Application No. TBD. (2004. 6. 15).

[MK-P-5] H.J. Mattausch, T. Koide, Y. Shirakawa, "Method for Reference-Data Optimization and Pattern-Recognition System", Japanese Patent Application 2004-053433 (2004.2.27)

[MK-P-6] T. Hironaka, H.-J. Mattausch and T. Koide, T. Hirakawa, K. Johguchi, " Multi-port integrated cache ", Japanese Patent Application 2002-320037 (2002.11.11), USA Patent Application TBD (2003.10.06)

[MK-P-7] H. J. Mattausch, T. Koide, T. Hironaka, H. Uchida, K. Johguchi, Z. Zhu, " Memory with Synchronous Bank Architecture ", Japanese Patent Application 2003-167989 (2003.6.12), USA Patent Application No. 10/787240 (2004.2.27).

[MK-P-8] H. J. Mattausch, T. Koide, T. Hironaka, T. Inoue, " Interconnection Network and thereon based multi-port memory ", Japanese Patent Application 2005-076253 (2005.3.17).

[MK-P-9] T. Koide, H. J. Mattausch, T. Kumaki, Y. Kuroda, H. Noda, K. Dosaka, K. Arimoto, K. Saito, "Encoding device", Japanese Patent Application 2005-146211 (2005.5.19).


特許リスト（三浦，江崎グループ）

[ME-P-1] 酸化膜の角で生じるキャリヤのディープレベル捕獲を利用した不揮発性メモリ, 特願平11-136710,平成11年5月18日, 三浦道子、小野剛史、マタウシュハンスユルゲン

[ME-P-2] 微細化に適した新しい高性能ＭＯＳＦＥＴ,特願平11-136768,平成11年5月18日, 三浦道子、田中 聖康、マタウシュハンスユルゲン

[ME-P-3] ポケット注入ＭＯＳＦＥＴのしきい値電圧の計算方法,特願2001-263752,平成13年8月31日, 北丸大輔、三浦道子
[ME-P-4] 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方及びシミュレーション装置, 特願2003-420845,平成15年12月18日, 三浦道子、上野弘明、細川智士


特許リスト（芝原グループ）

[Sh-P-1] MOS型半導体装置の製造方法およびMOS型半導体装置, 特願2004-350934,平成16年12月3日, 芝原 健太郎、今井清隆

[Sh-P-2] MOS型半導体装置およびその製造方法,特願2003-311387,平成15年9月3日, 芝原 健太郎

[Sh-P-3]特性値の推定方法、その推定方法の実施に使用する装置および、その推定方法の実施のための処理プログラム,特願2003-320495,平成15年9月12日,村川 正宏、芝原 健太郎、小田 嘉則、樋口 哲也、西謙二 国際特許

[Sh-P-4] Semiconductor Device and Manufacturing Method Threreof Cross-Referece to Related Applications, 10/926711,平成16年8月25日,芝原 健太郎、今井清隆


特許リスト（中島グループ）

[Na-P-1] 半導体装置およびその製造方法, 出願2002-158788, 平成14年5月31日, 中島安理、出願人：独立行政法人科学技術振興機構

[Na-P-2] 半導体装置およびその製造方法, 出願2002-268342, 平成14年9月13日,中島安理、出願人：株式会社半導体理工学研究センター

[Na-P-3] 屈折率膜の積層方法およびパターン化積層体, 出願2003-081181, 平成15年3月24日,中島安理、横山新、吉川公麿、和気勝、出願人：広島大学長

[Na-P-4] 有機レーザーおよびその製造方法, 特願2004-099015, 平成16年3月30日,中島安理、出願人：財団法人ひろしま産業振興機構 国際特許

[Na-P-5] Semiconductor device and method for manufacturing same, 出願10/437119, 平成15年5月14日, 出願国：米国、出願人：株式会社半導体理工学研究センター


特許リスト（吉川グループ）

[Ki-P-1] 半導体装置,特願2004-327568, 吉川公麿他９名、米国出願済、ヨーロッパ出願04724181.5、韓国出願2005-7019981、中国出願200480010685.2

[Ki-P-2] ウルトラワイドバンド半導体集積回路,特願2005-352935, 吉川公麿他３名


特許リスト（横山グループ）

国内特許
[Yo-P-1] 半導体ウェハ及びこれを用いた半導体装置の製造方法(内容：発光素子の集積化方法), 特願MA901355, 平成15年9月29日, 荻原光彦、藤原博、横山新

[Yo-P-2] フラッシュメモリの製造方法, 特願2004-116705, 平成16年4月12日, 包理、大倉健作、池田弥央、新沼仁、横山新、日本無機株式会社、国立大学法人広島大学

[Yo-P-3] 突起構造の形成方法、突起構造、および電子放出素子, 特願2004-123379, 平成16年4月19日, 西林良樹、宮崎富仁、今井貴浩、横山新、田部井哲也、友電気工業株式会社、国立大学法人広島大学

[Yo-P-4] 炭素を含む材料から成る突起を形成する方法、炭素を含む材料から成る突起を有する基板生産物、および電界放出素子, 特願2004-123383, 平成16年4月19日, 西林良樹、宮崎富仁、今井貴浩、横山新、田部井哲也、住友電気工業株式会社、国立大学法人広島大学

国際特許
[Yo-P-5] 半導体製造方法及装置(内容：負イオンによるウェハ酸化防止の方法), 中華民国特願091109971, 平成14年5月14日, 藤井敏明、横山新

[Yo-P-6] Method of Fabricating Semiconductor Device(内容：シリコン窒化膜の原子層成長の方法), ヨーロッパ特許願02730853.5-2203-JP0205386, 平成14年5月31日, 横山新、中島安理、多田吉秀、中村源志、今井正幸、米川司


特許リスト（宮崎，東グループ）

[MH-P-1] 微粒子分散絶縁膜の製造方法、これを用いたメモリ素子、発光素子の製造方法及びメモリ素子、発光素子, 特願2005-94203, 平成17年3月29日, 東清一郎

[MH-P-2] MOS電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップ, 特願2004-207620, 平成16年7月14日, 宮崎誠一、東清一郎

[MH-P-3] 光電変換膜とその応用, 特開2001-007381, 平成11年6月24日, 平野善之、佐藤史郎、斉藤信雄、廣瀬全孝、宮崎誠一